Personal Project10 03 Parallel Adder Composed of Four Full Adders 구현 Based on a logic module, full adder, that adds two bits and a carry, design a 4-it adder. (Connect four of these modules together to form a 4-bit adder.) [parallel_adder.v] // Parallel Adder Composed of Four Full Adders 정의 module parallel_adder(Sum, C_out, A, B, C_in); // 포트 선언 input [3:0] A, B; // 0~3비트끼지 사용 = 0~15까지 사용 input C_in; output [3:0] Sum; // 0~3비트끼지 사용 = 0~15까지 사용 output C_out; // Ca.. 2023. 6. 21. 02 Full Adder 구현 Construct a truth table for a full adder and derive the Boolean equations of the outputs Cout and Sum. Based on the above results, design a full adder and verify the design with simulation. [full_adder.v] // Full Adder 정의 module full_adder(Sum, C_out, A, B, C_in); // 포트 선언 input A, B; input C_in; output Sum; output C_out; /* output에 연산 결과를 연결하여 출력하도록 설정 앞의 문제에서 구한 Boolean Equation과 같이 연산하도록 입력*/.. 2023. 6. 21. 01 프로젝트 소개 / 이론 프로젝트 소개 주제 : Binary Adder 구현 사용 언어 : Verilog Binary Adder 4비트 2진수 2개와 Carry 입력을 더하여 4비트 2진수 합과 Carry를 출력하는 Binary Adder를 설계할 때, 크게 3가지 방식으로 접근할 수 있다. 첫 번째 접근 방식은 9개의 입력과 5개의 출력을 갖는 4비트 Parallel Adder 를 설계하는 것이다. 입력 9개는 Carry와 4비트 2진수 2개로 구성되어있고, 출력 5개는 덧셈 결과값인 4비트 2진수 1개와 Carry로 구성되어있다. 이 방식은 논리 회로가 복잡하다는 단점을 갖고 있어 활용하기 적합하지 않다. 두 번째 접근 방식은 Ripple Carry Adder이다. 2개 비트와 1개 Carry를 덧셈하는 Full Adder .. 2023. 6. 21. 03 프로젝트 진행 / 결과 & 고찰 / 결론 Dataset 분류 분류되어있지 않은 CIFAR-100 Dataset의 이미지들을 딥러닝 모델 학습을 위해 100개의 클래스로 분류하고, 각 클래스 별로 폴더를 생성해준다. 결과적으로 각 클래스에 이미지가 600개씩 분류된다. 학습 진행 가. Tensorflow 프레임워크에서의 학습 6일 동안 총 10,000 Epoch만큼 학습을 진행하였다. 나. Pytorch 프레임워크에서의 학습 5일 동안 총 2,000 Epoch만큼 학습을 진행하였다. 학습이 시작되면 학습 시작 문구가 출력되게 구성하였고, 학습 시간이 오래 걸리기 때문에 학습 중인지, 오류가 발생한 것인지 구분하고, Training 진행 상황과 Testing 진행 상황을 확인할 수 있도록 하였다. 프로젝트 결과 및 고찰 가. Tensorflow 프.. 2023. 6. 18. 이전 1 2 3 다음
